第三章 存储系统

2022年9月26日 星期六 14:58

存储器的分类

按在计算机中的作用分类	主存储器【主存】	• 容量较小 • 存取速度较快 • 价格较高	• 用来存放计算机运行期间所要的程序和数据
	辅助存储器【辅存/外存】	• 容量大 • 存取速度较慢 • 单位成本低	• 用来存放当前暂时不用的程序和数据以及一些需要永久性保存的信息 • 辅存的内容需要调入主存后才能被CPU访问
	高速缓存存储器【Cache】	• 速度可与CPU匹配 • 存储容量小 • 价格高	• 位于主存和CPU之间 • 用来存放当前CPU经常使用的指令和数据，以便CPU能高速地访问他们 • 现代计算机通常将其制作在CPU中

按存储介质分类	• 磁表面存储器：磁盘、磁鼓 • 磁芯存储器 • 半导体存储器：MOS型存储器、双极型存储器 • 光存储器：光盘

按存取方式分类	随机存储器【RAM】	• 读写方便，使用灵活 • RAM分为静态RAM和动态RAM	• 存储器的任何一个存储单元都可以随机存取 • 存取时间与存储单元的物理位置无关
	只读存储器【ROM】	• ROM与RAM一起统一构成主存的地址域 • ROM和RAM的存取方式也为随机存取 • 操作员机的内存储器既有RAM也有ROM • 广义上的ROM现在可通过电擦除进行写入 • ROM存放系统程序，标准子程序和各类常数	• 存储器的内容只能随机读出而不能写入 • 信息一旦写入就不变，断电后也不消失 • 通常用于存放固定不变的程序、常数和汉字字库
	串行访问存储器	循环存取存储器【磁带】 • 存取速度慢 • 只能按某种顺序存取	直接存取存储器【磁盘、光盘】 • 既不是随机存取也不是按顺序存取

按信息可保持性分类	• 易失性存储器 • 断电后，存储信息消失【SRAM、DRAM】 • 非易失性存储器 • 断电后，信息仍保存【ROM，磁表面存储器、光存储器】

总结

其他考点	• 主存储器即主存，存储指令和数据，由RAM和ROM实现 • 主存储器在CPU外，按地址访问 • 控制存储器用来存放实现指令系统的所有微指令，由ROM实现 • 控制存储器在CPU的控制器内，按照微指令的地址访问

存储器的性能指标

存储容量	• 存储容量 = 存储字数 * 字长（如1M*8bit）	• 1G=1024M：1M=1024K • $1_T = 10^3{}_G$【错】= $10^6{}_M$【错】= $10^9{}_K$【错】= $10^{12}{}_B$【对】
	• 存储字数表示存储器的地址空间大小【MAR】 • 字长表示一次存取操作的数据量【MDR】	
单位成本	• 每位价格 = 总成本 / 总容量	
存取速度	• 数据传输率 = 数据的宽度 / 存储周期	• 存取时间T_A = 从启动一次存储器的完成该操作所经历的时间 • 存取周期T_m = 存储器进行一次完整的读写操作所需的全部时间
	• 数据传输率B_m = 单位时间里存入或取出的数据的数量	• 主存带宽B_m = 数据传输率 = 每秒从主存进出信息的最大数量 = 单位 字/秒

多层次的存储系统

图1.1 多级存储器结构

图1.2 三级存储系统的层次结构及其构成

	• 缓次感知：Cache——主存层和主存——辅存 • 前者解决CPU和主存速度不一致的问题 • 后者解决存储系统的容量问题 • 缓次意思：上一层的存储器作为任一层存储器的高速缓存，上一层的内容是下一层的内容的一部分
	• Cache和主存层与CPU直接交换信息：辅存要通过主存与CPU交换信息； • 主存与CPU、Cache、辅存都能交换信息 • 主存和Cache之间的数据调动是由硬件自动完成的，对所有程序员透明 • 主存和辅存之间的数据调动是由操作和OS共同完成的【换入换出技术】，对应用程序员透明

主存储器

【存储器芯片的内部结构】& 【主存储器的内部结构】

存储器芯片的组成

- 存储体+IO（读写电路+地址译码器+片选控制信号+读写控制信号
- 译码CS/WE控制电路：决定芯片是进行读还是写操作
- 片选线CS：确定哪个存储芯片被选中，可用于容量扩充
- 引脚最低数目 = 片选线(1) + 控制线(2: 读R/W和WE) + 数据线 + 地址线




图 3.4 主存储器的基本组成框图

主存储器的组成部分

- 数据线的宽度 = MDR的宽度 = 存储字长
- 地址线的宽度 = MAR的宽度 = 存储字数
- 下图总容量 = 2^{20}*64位 = 2^{26}B

存储体的组成元素

- 存储器【存了】=存储单元【数词】+存储元【简词复面的词】
- 总容量 = 存储字数 * 存储字长



例1.1 总容量=1M*32位=4MB

例1.2 总容量=1M*8位=1MB

存储器

寻址方式

- 3a原则上没有明确指定按字编址，那么就默认是按字节编址【一字节=1B】
- 32位的计算机中：32位(bit)=4字节(byte)=1字(word)
- 64位的计算机中：64位(bit)=8字节(byte)=1字(word)
- 存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。
- 存放一个字节的存储单元，称为字节存储单元，相应的地址称为字节地址。
- 如果计算机中可编程的最小单位是字存储单元，则该计算机称为按字节长编址的计算机。
- 如果计算机中可编程的最小单位是字节，则该计算机称为按字节长编址的计算机。
- 一个机器字可以包含数个字节，例如一个存储单元也可以包含数个能够单独编制的字节地址

例如，一个16位二进制的字存储单元可存放两个字节，可以按字编址，也可以按字节编址
当用字节编址时，16位的存储单元占两个字节地址。

地址重用技术

- 指令和DRAM芯片容量大，地址位数多，为了减少地址引脚线，采用地址复用技术
- DRAM因为分两次发送，长度相同，因此地址线可以复用，线数减少了一半
- 引脚数 = 地址线条数 + 数据线不变 + 行通信(1) + 列通信(1) + 读写控制线(1)
- 片选线用行通选线替代！
- DRAM采用地址复用技术【只针对随时不要忘记了】，SRAM不采用

SRAM和DRAM对比较

	SRAM【Static Random Access Memory】	DRAM【Dynamic Random Access Memory】
主要用途	Cache	主机内存
存储信息	触发器，双稳态电路	电容
破坏性读出	非	是
需要刷新	不要	需要
进行异步检验	同时送	分两次送
运行速度	快	慢
集成度	低	高
存储成本	高	低

只读存储器【ROM】

ROM的特点

- 结构简单，位密度比可读写存储器高
- 具有非易失性，可靠性高

ROM 的类型

【传统式只读存储器 MROM】

- 内容在生产过程中写入，可靠性高，集成度高，价格便宜但灵活性差

【一次可编程只读存储器 PROM】

- 用于用户实现一次性编程。

【可擦除可编程只读存储器 EPROM】

- 用于用户对原多次性编程，可多次改写，但次数有限，写入时间过长。

【Flash存储器】

- 既可在不加电的情况下长期保存信息，又能在线进行快速擦除和重写
- U盘就是基于Flash的只读存储器
- 价格便宜、集成度高、电可擦除重写且擦除速度快速度快。

【固态硬盘 SSD】

- SSD的闪存，是一种非易失性存储器，采用随机访问方式
- 可比喻保存信息，快速擦除和重写，相比传统磁盘也有读写速度快，也功耗和特性，但价格较高。

只读存储器【ROM】

ROM的特点

- 结构简单，位密度比可读写存储器高
- 具有非易失性，可靠性高

ROM 的类型

【传统式只读存储器 MROM】

- 内容在生产过程中写入，可靠性高，集成度高，价格便宜但灵活性差

【一次可编程只读存储器 PROM】

- 用于用户实现一次性编程。

【可擦除可编程只读存储器 EPROM】

- 用于用户对原多次性编程，可多次改写，但次数有限，写入时间过长。

【Flash存储器】

- 既可在不加电的情况下长期保存信息，又能在线进行快速擦除和重写
- U盘就是基于Flash的只读存储器
- 价格便宜、集成度高、电可擦除重写且擦除速度快。

【固态硬盘 SSD】

- SSD的闪存，是一种非易失性存储器，采用随机访问方式
- 可比喻保存信息，快速擦除和重写，相比传统磁盘也有读写速度快，也功耗和特性，但价格较高。

DRAM的刷新

刷新的知识

什么是刷新？

- DRAM电容的电荷维持时间短，即使电源不断电，信息也会自动消失
- 因此每隔一段时间必须刷新，一般取2ms，即刷新周期（再充电期）
- DRAM的刷新是以行为单位的
- 一次完整的刷新过程只需要占用一个存储周期

有设计如下指标

- 刷新周期为2ms：存取周期为0.5μs，即刷新行的时间为0.5μs；刷新时间=存取周期因为刷新的过程与一次存取相同，只是没有在总线上输入输出
- 存取周期>真正用于存取的时间(因为存取周期内，存取操作结束后的恢复需一段时间来更改状态
- 对128×128的矩阵的存储芯片进行刷新，按存储单元(1bit/单元)为128行128列，即128×128=1bit/单元 = 16KB内存
- 如果是64×64的矩阵，则为64×64×1bit/单元=2^12个单元×1B/单元 = 4KB内存

集中刷新

集中刷新

- 在规定的一个刷新周期内，对全部存储单元集中一段时间进行进行刷新，此期必须停止读/写操作

刷新过程

- 例：5μs*128=640μs的时间可把行进行进行刷新
- 由于是64μs的时间不能进行读/写操作，故称为"死时间"或动作"死区"
- 由于存取周期为0.5μs，刷新周期为2ms，即4000个存取周期

为什么刷新与存取不能并行？

- 因为内存是一套地址译码和片选装置，刷新与存取有相似的过程
- 它要选中一行【读取所对应地址，地址锁，地址锁将会被占用着】
- 同理，刷新操作之间也不能并行【要锁着一次只能刷一行】

分散刷新

分散刷新

- 是指对每行存储单元的刷新分散到每个存取周期内完成
- 其中，把机器的存取周期(cpu分成两段，前半段cpu用来读/写或维持信息，后半段cpu用来刷新

刷新过程

- 在每个存取操作后绑定一个刷新操作，延长了存取周期。
- 这样存取周期就成了0.5μs + 0.5μs =1μs
- 但是由于与存取操作绑定，就不需要专门给出一段时间来刷新了
- 这样，每有128个读和刷操作，就会把0~127行全部刷新一遍
- 故每隔128μs就可将存储芯片全部刷新一遍【即刷新周期是1μs×128=128μs(远短于2ms)】
- 而且不存在停止读/写的现象，但是cpu的效率低了，整个系统速度降低了
- 分散刷新的刷新周期即128μs，其实不需要这么频繁，会导致浪费

异步刷新

异步刷新

- 既可以缩短"死时间"，又充分利用最大刷新间隔为2ms的特点

刷新过程

- 具体操作为：在2ms内对128行各刷新一遍
- 即每隔T_C=2ms/128=15.625μs，而每行刷新的时间仍为0.5μs
- 这样，刷新一行只能停止一个存取周期
- 但对每行来说，刷新间隔时间仍为2ms，而死时间为0.5μs
- 相对每一段来说，是集中式刷新，相对整体来说，是分散式刷新

特点

- 如果将DRAM的刷新安排在CPU对指令的译码阶段
- 由于这个阶段CPU不访问存储器，所以这种方案既充分发挥了分散刷新需独占0.5μs周于刷新
- 使存取周期加长且降低系统速度的缺点，又不会出现集中刷新的访存"死区"问题
- 从根本上提高了整机的工作效率

多模块存储器

基本点	• 多模块存储器：一种空间并行技术，利用多个结构完全相同的存储模块的并行工作来提高存储器的吞吐率
单体并行存储器	• 【定义】存储器中只有一个存储体，每个存储单元存储m个字，总线宽也为m个字，地址必须顺序排列并处于同一存储单元 • 【通俗理解】换一台多列的快速柜而不是增解为多个一列的快速柜放在一起 • 【过程】在一个存取周期内，从同一地址取出m条指令，然后将指令逐条送取CPU • 【缺点】每个和数据在主存内必须是连续存放的，一旦遇到转移指令，或操作数不能连续存放，这种方法的效果就不明显
多体并行存储器	• 【定义】由多体模块组成。每块都有相同容量和读取速度，各模块都有独立的读写控制电路、MAR和MDR，既能并行工作也能交叉工作。 • 【通俗理解】把多个单列的快速柜拼放在一起，通过加上一些控制电路把他们连接起来，这种叫多体并行存储器。

	高位交叉编址（顺序方式）【划】	低位交叉编址（交叉方式）【精】
定义	【特点】用在一个模块内访问，常假设模块访问完之后才转到下一个模块访问 【编号】用在地址表示体号【模块号】，低位地址表示体内地址 【优点】某个模块进行存取时，其它模块不工作 【优点】某一模块出现故障时，其它模块可以照常工作 【优点】通过增添模块来扩充存储器容量比较方便 【缺点】各模块串行工作，存储器的带宽受到了限制，并不能提高存比量	【特点】连续地址分布在相邻的不同模块内，同一模块内的地址是不连续的 【特点】地位交叉编制是交叉存放的，满足程序的局部性原理 【编号】高位地址表示体内地址，低位地址表示体号【模块号】 【优点】对连续字的成块传送可实现多模块并行存取，提高了存储器的带宽 【计算】 • 每个模块按"整m"交叉编址，模块号=单元地址%m • 设模块字长等于数据总线宽度，模块存取一个字的存取周期为T，总线传输周期为r • 整存储器交叉模块的数目最小为m=T/r • 每隔r时间就记后启动下一模块，当数目不小于m时，就可以保证T时间之后再启动该模块，流水线就不会断 • 取m个字的时间为T+(m-1)r，顺序方式时为mT • 判断发送方向和字的规则：锁定的总带宽处在相邻的四次访问中出现在同一个存储模块中【m=4时】
示意图		
【计算带宽】	【例3.1】设存储器容量为 32 个字，字长为 64 位，模块数 m = 4，分别采用顺序方式和交叉方式进行组织。存储周期 T = 200ns，数据总线宽度为 64 位，总线传输周期 r = 50ns。在连续读出 4 个字的情况下，求顺序存储器和交叉存储器各自的带宽。 解：顺序存储器和交叉存储器连续读出 m = 4 个字的信息总量均是 q = 64 位×4 = 256 位 顺序存储器和交叉存储器连续读出 4 个字所需的时间分别是 $t_1 = mT = 4 \times 200ns = 800ns = 8 \times 10^{-7}s$ $t_2 = T + (m-1)r = 200ns + 3 \times 50ns = 350ns = 35 \times 10^{-8}s$ 顺序存储器和交叉存储器的带宽分别是 $W_1 = q/t_1 = 256(8 \times 10^{-7}) = 32 \times 10^7 b/s$ $W_2 = q/t_2 = 256(35 \times 10^{-8}) = 73 \times 10^7 b/s$	【简考题】模块数m=4，存储周期T，字长W，数据总线宽度部为W，总线传输周期r，连续存取n个字，分别求带宽 【翻译】有m个存储体，存储周期为T，字长为W，每隔r时间启动下一个存储体，连续存取n个字，分别求带宽 【公式】带宽 = 存储due事 = $\frac{总容量}{存取周期}$ = $\frac{q \times m}{T}$【每行q = mT】【交叉t = T + (m − 1)r】
【总结对比】		

主存储器与CPU的连接


CPU与主存储器的连接原理

- CPU读取中，通过地址线去访问存储器的MAR（地址寄存器）
- MAR（地址寄存器）通过总线地址访问程序中的数据
- 将所需要通过数据线与MDR（数据寄存器）进行接发

主存储器扩展

【位扩展法】

- 8K * 8位的存储器 = 8片 8K*1位的RAM组成
- 地址线共13，数据线一一接上



【字扩展法】

【组选法试题】


- 16K * 8位的存储器 = 2片 8K*8位的存储器
- 在图有点问题，地址线应该是A0~A13共12位，译码线是A12和A13共2位
- 图片选信号发至分各芯片的地址范围
- 当A12为0时，第一块工作，A13和CS设为0
- 做工作，数据线就是读进的数据，即将CS设置为1
- 2位二进制时：只能两两0，01，10，11



【字扩展法】

【训练对应题】

- 有4块芯片，不需要4条线两只需要两条
- 在图有点问题，地址线应该是A0~A13共12位，译码线是A12和A13共2位
- 2位二进制时：可以利用00，01，10，11
- 【详细说】一个二进制两个进制的物理元件，将左边三维地址线表示的二进制最大值制到右边十进制的选通线



比较

相连法	译码片选法
n条线+n个选片信号	n条线+2^n选片信号
也称简单	也称复杂
地址空间不连续	地址空间可连续，可以增加逻辑设计

例题

求扩展法的地址

外部存储器【磁盘及操作系统、操作系统磁盘讲的更详细】

固态硬盘SSD

图 3.15 固态硬盘（SSD）

- 【定义】是一种基于闪存技术的存储器
- 【组成】一个SSD由一个或多个闪存芯片【替代磁盘的机械驱动器】和闪存翻译层【控制磁盘控制器的角色】组成
- 【优点】
  - 由半导体部件组成，没有移动的部件
  - 因为1、随机访问的时间比机械硬盘快很多
  - 没有机械噪声和震动
  - 能耗低
  - 抗震性好
- 【缺点】主要是容量最贵

高速缓冲存储器

什么是Cache？

- 高速缓冲存储器就是存在于主存与CPU之间的一级存储器，有了它CPU可以直接对其存取数据，从而减少了时间，提高了系统的运行速度
- CPU和Cache之间的数据交互简单位为字，Cache与主存间的信息交互单位为块
- 一个块通常由若干字组成

为什么Cache能提升内存速度？


局部性原理

- 时间局部性是指如果程序中的某条指令一旦执行，则不久之后该指令可能再次被执行；如果某数据被访问，则不久之后该数据可能再次被访问【例如循环】
- 空间局部性是指一旦程序访问了某个存储单元，则不久之后，其附近的存储单元也将被访问【例如行程组织的访问，如果数组按行存储，则执行两列的窗口式访问局部性更好】

Cache利用了局部性原理

- 将程序中正在使用的部分存在在容量较小但速度更快的cache中，使CPU接下来要用时可直接访问来提升速度

Cache的读写过程



CPU：Cache：和主存三者的速度关系

- Cache的认知方向中一般都是指数据以及附近空间的数据【速度以块为单元取出】【速度如图需要1000ns】
- CPU要数据最会优先从Cache中读取，因为速度快【速度如图5ns】
- CPU计算完后，会把数据再次返回给Cache【速度也是5ns】

如果无法从Cache中直接获取数据，CPU会用两种模式进行补救

- 若要让Cache读取主存，CPU再从Cache中读取。
- CPU一边直接访问主存读取，一边让Cache读取主存，CPU再从Cache中读

Cache的性能分析

- Cache命中率 = $\frac{Cache的总命中次数}{Cache的总命中次数 + 访问主存的总次数}$
- 系统平均访问时间 = 命中的概率×命中所需要花费的时间+缺失的概率×平均访存次数<一次总线读写及总线事务所需时间【3.3节视考大题】
- 性能效率 = $\frac{访问Cache的时间}{系统平均访问时间}$

【例 3.1】假设 Cache 的速度是主存的 5 倍，且 Cache 的命中率为 95%，则采用 Cache 后，存储器性能提高多少？(设 Cache 和主存同时被访问，Cache 命中时中断请求线生效)？
解：设 Cache 的存取周期为 1，主存的存取周期为 5。由于 95%的事例的平均访问时间为

$T_a = 0.95 \times 1 + 0.05 \times (5+1) = 1.3$

可知性能为未加入 Cache 的 $\frac{5}{1.3} \approx 3.85$ 倍，即提高了 3.17 倍。

- 若采用先访问Cache再访问主存的方式，则缺失所需要的时间为0t

实现Cache数据块的空间映射

- 【地址映射】主存块如何存放在Cache中，如何将主存地址转换为Cache地址
- 【替换策略】Cache满后，使用何种策略把Cache中的行替换出来？
- 【写入/更新策略】如何既保证主存块和Cache块的数据一致性，又尽量提升效率

Cache和现实知识考点

- 采用指令cache与数据cache分离的主要目的是减少指令流水线资源冲突

存储器的层次结构

主存储器

存储器芯片的组成

- 存储体+IO（读写电路+地址译码器+片选控制信号+读写控制信号）
- 译码CS/WE控制电路：决定芯片是进行读还是写操作
- 片选线CS：确定哪个存储芯片被选中，可用于容量扩充
- 引脚最低数目 = 片选线(1) + 控制线(2: 读R/W和WE) + 数据线 + 地址线

图 3.4 主存储器的基本组成框图

主存储器的组成部分

- 数据线的宽度 = MDR的宽度 = 存储字长
- 地址线的宽度 = MAR的宽度 = 存储字数
- 下图总容量 = 2^{20}*64位 = 2^{26}B

存储体的组成元素

- 存储器【存了】=存储单元【数词】+存储元【简词复面的词】
- 总容量 = 存储字数 * 存储字长

例1.1 总容量=1M*32位=4MB

例1.2 总容量=1M*8位=1MB

寻址方式

- 3a原则上没有明确指定按字编址，那么就默认是按字节编址【一字节=1B】
- 32位的计算机中：32位(bit)=4字节(byte)=1字(word)
- 64位的计算机中：64位(bit)=8字节(byte)=1字(word)
- 存放一个机器字的存储单元，通常称为字存储单元，相应的单元地址叫字地址。
- 存放一个字节的存储单元，称为字节存储单元，相应的地址称为字节地址。
- 如果计算机中可编程的最小单位是字存储单元，则该计算机称为按字长编址的计算机。
- 如果计算机中可编程的最小单位是字节，则该计算机称为按字节长编址的计算机。
- 一个机器字可以包含数个字节，例如一个存储单元也可以包含数个能够单独编制的字节地址

例如，一个16位二进制的字存储单元可存放两个字节，可以按字编址，也可以按字节编址
当用字节编址时，16位的存储单元占两个字节地址。

地址重用技术

- 指令和DRAM芯片容量大，地址位数多，为了减少地址引脚线，采用地址复用技术
- DRAM因为分两次发送，长度相同，因此地址线可以复用，线数减少了一半
- 引脚数 = 地址线条数 + 数据线不变 + 行通信(1) + 列通信(1) + 读写控制线(1)
- 片选线用行通选线替代！
- DRAM采用地址复用技术【只针对随时不要忘记了】，SRAM不采用

SRAM和DRAM对比较

	SRAM【Static Random Access Memory】	DRAM【Dynamic Random Access Memory】
主要用途	Cache	主机内存
存储信息	触发器，双稳态电路	电容
破坏性读出	非	是
需要刷新	不要	需要
进行异步检验	同时送	分两次送
运行速度	快	慢
集成度	低	高
存储成本	高	低

只读存储器【ROM】

ROM的特点

- 结构简单，位密度比可读写存储器高
- 具有非易失性，可靠性高

ROM 的类型

【传统式只读存储器 MROM】

- 内容在生产过程中写入，可靠性高，集成度高，价格便宜但灵活性差

【一次可编程只读存储器 PROM】

- 用于用户实现一次性编程。

【可擦除可编程只读存储器 EPROM】

- 用于用户对原多次性编程，可多次改写，但次数有限，写入时间过长。

【Flash存储器】

- 既可在不加电的情况下长期保存信息，又能在线进行快速擦除和重写
- U盘就是基于Flash的只读存储器
- 价格便宜、集成度高、电可擦除重写且擦除速度快。

【固态硬盘 SSD】

- SSD的闪存，是一种非易失性存储器，采用随机访问方式
- 可比喻保存信息，快速擦除和重写，相比传统磁盘也有读写速度快，也功耗和特性，但价格较高。

DRAM的刷新

刷新的知识

什么是刷新？

- DRAM电容的电荷维持时间短，即使电源不断电，信息也会自动消失
- 因此每隔一段时间必须刷新，一般取2ms，即刷新周期（再充电期）
- DRAM的刷新是以行为单位的
- 一次完整的刷新过程只需要占用一个存储周期

有设计如下指标

- 刷新周期为2ms：存取周期为0.5μs，即刷新行的时间为0.5μs；刷新时间=存取周期因为刷新的过程与一次存取相同，只是没有在总线上输入输出
- 存取周期>真正用于存取的时间(因为存取周期内，存取操作结束后的恢复需一段时间来更改状态
- 对128×128的矩阵的存储芯片进行刷新，按存储单元(1bit/单元)为128行128列，即128×128=1bit/单元 = 16KB内存
- 如果是64×64的矩阵，则为64×64×1bit/单元=2^12个单元×1B/单元 = 4KB内存

集中刷新

集中刷新

- 在规定的一个刷新周期内，对全部存储单元集中一段时间进行进行刷新，此期必须停止读/写操作

刷新过程

- 例：5μs*128=640μs的时间可把行进行进行刷新
- 由于是64μs的时间不能进行读/写操作，故称为"死时间"或动作"死区"
- 由于存取周期为0.5μs，刷新周期为2ms，即4000个存取周期

为什么刷新与存取不能并行？

- 因为内存是一套地址译码和片选装置，刷新与存取有相似的过程
- 它要选中一行【读取所对应地址，地址锁，地址锁将会被占用着】
- 同理，刷新操作之间也不能并行【要锁着一次只能刷一行】

分散刷新

分散刷新

- 是指对每行存储单元的刷新分散到每个存取周期内完成
- 其中，把机器的存取周期cpu分成两段，前半段cpu用来读/写或维持信息，后半段cpu用来刷新

刷新过程

- 在每个存取操作后绑定一个刷新操作，延长了存取周期。
- 这样存取周期就成了0.5μs + 0.5μs =1μs
- 但是由于与存取操作绑定，就不需要专门给出一段时间来刷新了
- 这样，每有128个读和刷操作，就会把0~127行全部刷新一遍
- 故每隔128μs就可将存储芯片全部刷新一遍【即刷新周期是1μs×128=128μs(远短于2ms)】
- 而且不存在停止读/写的现象，但是cpu的效率低了，整个系统速度降低了
- 分散刷新的刷新周期即128μs，其实不需要这么频繁，会导致浪费

异步刷新

异步刷新

- 既可以缩短"死时间"，又充分利用最大刷新间隔为2ms的特点

刷新过程

- 具体操作为：在2ms内对128行各刷新一遍
- 即每隔T_C=2ms/128=15.625μs，而每行刷新的时间仍为0.5μs
- 这样，刷新一行只能停止一个存取周期
- 但对每行来说，刷新间隔时间仍为2ms，而死时间为0.5μs
- 相对每一段来说，是集中式刷新，相对整体来说，是分散式刷新

特点

- 如果将DRAM的刷新安排在CPU对指令的译码阶段
- 由于这个阶段CPU不访问存储器，所以这种方案既充分发挥了分散刷新需独占0.5μs周于刷新
- 使存取周期加长且降低系统速度的缺点，又不会出现集中刷新的访存"死区"问题
- 从根本上提高了整机的工作效率

③ 分散刷新与集中刷新相结合（异步刷新）
对于 128 × 128 的存储芯片（存取周期为 0.5 μs）
若每隔 15